PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-129428

(43) Date of publication of application: 19.05.1995

(51)Int.CI.

G06F 11/22 G06F 11/28

(21)Application number : 05-294096

(71)Applicant: ANDO ELECTRIC CO LTD

(22)Date of filing:

29.10.1993


(72)Inventor: SUZUKI NORIYUKI

(54) ASIC MICROCOMPUTER DEVELOPMENT SUPPORTING DEVICE

(57)Abstract:

PURPOSE: To reduce time and cost for reproducing a chip by providing the device for confirming a system by completing a prototype before the preparation of the chip when developing an ASIC microcomputer.

CONSTITUTION: This device is provided with an ICE 13 for a CPU, user logic mounting part 14 for mounting a device realizing a user logic, real chip interface part 15 for mounting a real chip, target interface part 16 for connecting a target, and wiring part 17 for freely wiring those components, and system debugging is possible by providing a function similar to that of the chip before the chip of the ASIC microcomputer is prepared.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-129428

(43)公開日 平成7年(1995)5月19日

(51) Int.Cl.⁶

裁別記号 庁内整理番号 FΙ

技術表示箇所

G06F 11/22 11/28

340 A L 9290-5B

審査請求 未請求 請求項の数1 FD (全 6 頁)

(21)出願番号

(22)出願日

特願平5-294096

平成5年(1993)10月29日

(71)出願人 000117744

安藤電気株式会社

東京都大田区藩田4丁目19番7号

(72)発明者 鈴木 規之

東京都大田区蒲田4丁目19番7号 安藤電


気株式会社内

(54) 【発明の名称】 ASICマイコン開発支援装置

(57)【要約】

【目的】 ASICマイコンの開発において、チップ作 成前にプロトタイプを完成でき、システム確認が可能な 装置を提供することにより、チップ再製作の時間と費用 を削減する。

【構成】 CPUのICE13と、ユーザ・ロジックを 実現したデバイスを実装するためのユーザ・ロジック実 装部14と、実チップを実装するための実チップ・イン タフェース部15と、ターゲットと接続するためのター ゲット・インタフェース部16と、それらの間を自由に 配線できる配線部I7を持ち、ASICマイコンのチッ プ作成以前にチップと同様な機能を実現しシステム・デ バッグを可能とする。



10

【特許請求の範囲】

【請求項1】 ASICマイコンのマイコン部分をデバ ックするデバック部と、

1

ユーザ・ロジックを実現したデバイスを実装するための ユーザ・ロジック実装部と、

既存のチップを実装するための実チップ・インタフェー ス部と、

前記ASICマイコンが実装されるターゲットと接続す るためのターゲット・インタフェース部と、

前記デバック部、ユーザ・ロジック実装部、実チップ・ インタフェース部およびターゲット・インタフェース部 間を任意に配線可能な配線部と備え、

前記配線部により前記各構成要素間を有機的に接続する ことにより、前記ASICマイコンのチップ作成以前に ハードウェアとソフトウェアを結合したシステム・デバ ッグを行うASICマイコン開発支援装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、CPUをコアとして 周辺LSIならびにユーザ個別のランダム・ロジックを 20 1チップ化したASICマイコンの開発支援装置につい てのものである。

[0002]

【従来の技術】ASICマイコンとは、CPUとユーザ 個別のランダム・ロジックならびに、場合によっては複 数の周辺LSIを1チップ化したものである。ASIC マイコンの内部のブロック図の一例を図2に示す。図2 で、21はCPUコア、22はCPU周辺機能のマクロ セル、23は自由に論理回路を組めるユーザ・ロジック 部である。

【0003】このようにASICマイコンは、CPUと CPU周辺LSIならびに論理回路をバラバラで組んで いたものを1チップ化できるので、機器の小型化・信頼 性向上・コストダウンを図ることができる。このように ASICマイコンは、高機能、高信頼性、低価格を実現 できるので今後の成長が見込まれている。

【0004】図3は、このようなASICマイコンを使 用した機器を開発するときの従来技術における開発フロ 一である。以下、図3を参照して従来の開発手順を説明 する。システム設計後、ハードウェア/ソフトウェアの 40 個別設計に移る。そして、ハードウェア設計において、 ASICマイコンを使用する場合はどのブロックをAS I Cマイコンの中に入れるかの検討を行う。その後、ユ ーザ・ロジック部の回路ができ上がればシミュレーショ ンを行い、論理検証・タイミング検証を行う。

【0005】ASICマイコンのチップ単体での検証が 終わればチップ作成に入り、サンプルを作成する。AS ICマイゴンとして集積化する回路以外はプリント板に 回路が組まれ、ASICマイコンができあがった後、プ ェア全体としての検証(デバック)が行われる。その時 点でASICマイコンチップの仕様に起因する不具合 (バグ) が発見されればチップの作り直し (チップ再製 作)を行う。ハードウェアの検証が終われば、ソフトウ エアとの結合試験(結合デバック)が行われ、システム 全体としての検証が行われる。ここでも、チップの仕様 に起因する不具合が発見されればチップの作り直しとい うことになる。

[0006]

【発明が解決しようとする課題】このように従来技術に おけるASICマイコンの開発では、ASICマイコン チップを作成してからデバックを行うが、システム的な 不具合は工程の後になればなるほど発見される確率が高 くなる。もし、システム的な不具合がチップに起因した 内容の場合、従来ではその都度チップの作り直しを行わ なければならなかった。このため、ASICマイコンの 開発効率が非常に悪く、多大な開発時間と費用がかかっ てしまうという問題がある。

【0007】この発明は、ASICマイコンチップが完 成する以前にプロトタイプを完成させ、機能検証、ソフ トウェアのデバッグを先行して行うASICマイコン開 発支援装置を提供することを目的とする。

[0008]

【課題を解決するための手段】この目的を達成するため に、この発明は、ASICマイコンのマイコン部分をデ バックするデバック部と、ユーザ・ロジックを実現した デバイスを実装するためのユーザ・ロジック実装部と、 既存のチップを実装するための実チップ・インタフェー ス部と、ASICマイコンが実装されるターゲットと接 30 続するためのターゲット・インタフェース部と、デバッ ク部、ユーザ・ロジック実装部、実チップ・インタフェ ース部およびターゲット・インタフェース部間を任意に 配線可能な配線部とを備え、配線部により各構成要素間 を有機的に接続することにより、ASICマイコンのチ ップ作成以前にハードウェアとソフトウェアを結合した システム・デバッグを行う。

[0009]

【作用】この発明によれば、開発するASICマイコン に応じてASICマイコン開発支援装置内のデバック 部、ユーザ・ロジック実装部、実チップ・インタフェー ス部およびターゲット・インタフェース部間の接続を配 線部により行うことで、ASICマイコンのチップを作 成したのと同様の試験環境を実現し、ASICマイコン のチップ作成以前にハードウェアとソフトウェアを結合 したシステム・デバッグまでの試験を行う。

[0010]

【実施例】次に、この発明によるASICマイコン開発 支援装置の実施例の機能プロック図を図1に示す。図1 において、10はこの発明の実施例によるASICマイ リント板がアッセンブリされる。そこで初めてハードウ 50 コン開発支援装置、11はASICマイコン開発支援装 置10を制御するためのホストコンピュータ、12はA SICマイコンが実装される装置(以下、ターゲットと 称す)、13はASICマイコンのマイコン部分をデバ ックするCPU用ICE、14はユーザ・ロジックを実 装するためのブロック、15は実際にある既存のチップ を搭載するための実チップ・インタフェース部、16は ターゲット回路がある場合にそこにインサーキットする ためのターゲット・インタフェース部、17はこれらの ブロックをプログラマブルに配線するためのプログラマ ブル配線部である。

【0011】図1で、CPU用ICE13は通常のCP UをデバックするICE部であり、ASIC化するCP U131、制御部132、トリガ部133およびトレー ス部134により構成されている。CPU131・制御 部132・トリガ部133およびトレース部134はそ れぞれバス接続されており、制御部132によりICE の制御が行われる。

【0012】すなわち、制御部132は、トリガ部13 3によりブレークポイントなどを制御し、トレース部1 34によりCPU131の実行結果を記録する。このよ 20 うにCPU用ICE13により、CPUの実行・停止な どの制御を行い、ソフトウェアのデバッグを可能とす る。また、トレース機能によりCPUの実行過程を記録 しておくことが可能である。

【0013】ユーザロジック・実装部14は、ASIC マイコンの一部として集積化されるユーザ・ロジックを 実装する部分で、たとえば外部で書き込んだ試作ゲート アレイであるFPGA (Field Programmable Gate Arra y)を実装でき、ユーザのロジック回路を実現する。ま 成すれば、本装置内でユーザ回路を書き込んだり、変更 したりすることが可能となる。

【0014】実チップ実装部15は実チップとのインタ フェースをとる部分である。この実チップ実装部15に より、ASICマイコンの一部にたとえばDMAC、S [〇など既存のLS [の機能を盛り込む場合、実際にチ ップがある場合はここに実装することでインタフェース できる。

【0015】ターゲット・インタフェース部16はAS ICマイコンが搭載されるターゲットとのインタフェー 40 ス部である。'ASICマイコンを実装する基板がすでに ある場合、この基板と接続することでシステム全体とし ての確認が可能となる。つまり、一般的なCPU用のI CEがCPUのソケットにインサーキットするように、 ASICマイコンが実装されるはずのソケットにインサ ーキットすることができる。

【0016】プログラマブル配線17は内部配線が自由 なプログラマブル配線部であり、これにより必要に応じ て前述の各ブロック間の接続を任意に行うことができ る。

【0017】以上のような構成の装置を用いた具体的な 使用方法を以下に示す。ユーザ・ロジック回路は外部で FPGA化し、ユーザ・ロジック実装部14に実装す る。もし、周辺LSIが実際のチップとしてすでにある ならば、実チップ実装部15に実装する。また、ターゲ ットがあればターゲット・インタフェース部16を通し てターゲット12に接続する。

【0018】これら構成要素間の接続情報は、たとえば ネットリストとしてホスト11に与えられ、ホスト11 10 からASICマイコン開発支援装置10に与えられる。 これにより、プログラマブル配線部17の内部配線が変 更され、各構成要素が有機的に接続されて所望のASI Cマイコンの機能が得られる。その後、CPU用ICE 13を用いてソフトウェアのデバッグが行われ、システ ム・デバッグが可能となる。

【0019】また、たとえばユーザ・ロジック実装部1 4にSRAMベースのFPGAを用いることにより、こ の装置内で自由に回路を書き換えることが可能となり、 回路変更を即時に反映することができる。

【0020】次に、図1に示したこの発明の実施例にお けるASICマイコン開発支援装置10を用いたときの ASICマイコン開発のフローチャートを図4に示す。 図4に示すように、ASICマイコン開発支援装置10 を用いれば、図3で示した結合デバック300をASI Cマイコンチップ作成前に行う結合デバック400で可 能となる。

【0021】このようにこの発明の実施例によれば、シ ステム全体の結合デバッグ400をチップ作成前にでき るので、チップの仕様に起因したシステム的な不具合は た、たとえばこの部分をSRAMベースのFPGAで構 30 チップ作成以前に発見することができる。したがって従 来技術において、作成したプリント板とASICマイコ ンチップとをアッセンブリした後に行われたデバックに より発生したチップの再製作と、このアッセンブリ後の ハードウェアとソフトウェアとの結合デバックで発生し たチップの再製作の発生を防ぐことができる。

> 【0022】チップ作成後(402)、本実施例でもデ バック404と結合デバック406を行うが、これらデ バックは確認程度で済み、システム的な不具合が潜んで いる確率は低くなる。このため、実質的にはASICマ イコンチップを再製作するようなことはない。

[0023]

【発明の効果】この発明によるASICマイコン開発支 援装置を用いることにより、ASICマイコンのチップ を作成する前にチップと同じ機能を実現することがで き、ASICマイコンのICEとして、システム全体の ハードウェア/ソフトウェアの確認が可能となり、チッ プを再製作する時間と費用を削減することができる。

【図面の簡単な説明】

【図1】この発明によるASICマイコン開発支援装置 50 の一実施例を示すブロック図である。

5

【図2】ASICマイコンの内部構成を示すブロック図である。

【図3】従来のASICマイコンの開発フローチャートである。

【図4】図1のASICマイコン開発支援装置を使用した場合のASICマイコンの開発フローチャートである。

【符号の説明】


- 10 ASICマイコン開発支援装置
- 11 ホスト
- 12 ターゲット
- 13 CPU用ICE

14 ユーザ・ロジック実装部


- 15 実チップ実装部
- 16 ターゲット・インタフェース部
- 17 プログラマブル配線部
- 21 CPU=7
- 22 周辺機能のマクロセル
- 23 ユーザ・ロジック部 .
- 31 CPU
- 132 ICE制御
- 10 133 トリガ部
 - 134 トレース部

【図1】

 【図2】



· .



起因する不具合

次工程へ



